Robei可视化EDA工具

【资料图】

Robei EDA软件，一款全新的数字芯片设计仿真EDA工具。是业界一款用框图和代码相结合的方式来设计芯片的软件；同时采用透明的IP模型库，方便初学者学习底层设计代码；很好的降低初学者学习IC的难度。提供的是产业界流行的Verilog语言。具备简化的设计流程，采用可视化分层设计模块，方便大型工程分工合作，是FPGA或ASIC设计的首选设计和仿真软件。

足企业与工程师FPGA与ASIC数字前端的开发需求，支持功能扩展订制（费用另算），支持批量采购与优惠价采购。Robei EDA工具是自主可控的数字前端EDA开发工具为企业提供可视化架构设计、快速验证仿真、快速语法检查、快速纠错提供了便利，加快企业研发进度，提升代码可视化与架构合理化，便于系统集成、架构展示与会议沟通、为模块重用复用提供坚实基础，让企业研发效率提升，研发成本下降。同时若贝提供IP模块订制化开发，包括RISC-V CPU，SOC系统，SPI、QSPI，UART，PWM，I2C，SD卡，SDRAM，HDMI等的IP设计与供应。

软件特点

它不仅具备传统设计工具的代码编写、编译、仿真功能，而且还增加了可视化和模块化的设计理念，具有模块设计透明化，方便模块重新利用，加快设计进度，采用透明、开放的模型IP资源等特点。方便工程师、学生根据需求，对IP进行进行修改、编译，同时学习底层设代码，能够设计出更高端的IP，很好的降低了初学者学习IC的难度。它还具有可实现顶层跨平台，图形和代码相结合的优势，将IC设计简化到模块、端口、导线三个基本元素，并自动生成例化和接口代码。具备简化的设计流程，采用可视化分层设计模块，方便大型工程分工合作。

1、跨平台（windows linux macOS ）2、前端设计仿真工具3、框图和代码设计一体化4、IP透明5、模块分层设计6、不依赖任何器件，设计代码和其他EDA工具通用

主要功能

数字集成电路设计仿真 ASIC设计和仿真

关键词：