计数器原理—不懂就要看哦~~

导读：在数字系统中使用最多的时序电路是计数器。计数器不仅能用于对时钟脉冲进行计数还可以用于分频、定时，产生节拍脉冲和脉冲序列以及进行数字运算等。下面就让小编为大家介绍一下计数器原理。

计数器是一种能够记录脉冲数目的装置，是数字电路中最常用的逻辑部件。计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能。计数器由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成。计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数。

计数器按进位制不同，分为二进制计数器和十进制计数器;按运算功能不同，分为加法计数器、减法计数器和可逆计数器。下面我们以T触发器构成二进制加法、减法计数器为例介绍计数器的原理。

用T触发器构成二进制加法计数器，如下图所示。

3位二进制加法器

如上图所示，是由3个下降沿触发的T触发器组成的3位二进制异步加法器，图中各个触发器的J、K输入端的输入信号均为1，主要由脉冲信号控制其输出信号，计数器从Q2 Q1 Q0 =000状态开始计数。

Q0、Q1、Q2的工作波形，如下图所示，即在计数输入脉冲CP的下降的触发下，触发器FF0的输出Q0要翻转。0变为1或1变为0。由于CP1取自Q0，所以在Q0的下降沿触发下，FF1的输出Q1要翻转。同理，由于CP2=Q1，所以在Q1的下降沿触发下，FF2的输出Q2要翻转。

若用上升沿触发的T′触发器同样可以组成异步二进制加法计数器，但每一级触发器的进位脉冲应改为Q¯端输出。原因很简单，当低位触发器输出端Q端由1变为0时，Q¯端的上升沿正好可以作为高位的触发脉冲。

如果将T′触发器之间按二进制减法规则连接，就可以得到二进制减法计数器。根据二进制减法计数规则。若低位触发器已经为0，则再输入一个减法计数脉冲后应翻转为1，同时向高位发出借位信号，使高位翻转。

3位二进制减法器

上图就是按上述规则接成的3位二进制减法计数器。图中采用上升动作的D触发器接成的T′触发器，其中所有D触发器的D= Q¯即成为T′触发器。它的时序图如下图所示。

计数器原理介绍完了，下面为大家推荐几篇计数器的相关文章，有兴趣的来看一下吧~~~~

1.同步计数器

2.异步计数器

3.计数器在数字电路中的应用

关键词： 计数器原理